DDR SDRAM (Español)
4 ranuras DDR
Corsair DDR-400 memoria con disipadores de calor
Física DDR diseño
Comparación de los módulos de memoria para portátil/móvil PCs (SO-DIMM).,
ModulesEdit
para aumentar la capacidad de memoria y el ancho de banda, los chips se combinan en un módulo. Por ejemplo, el bus de datos de 64 bits para DIMM requiere ocho chips de 8 bits, dirigidos en paralelo. Los chips múltiples con las líneas de dirección comunes se llaman un rango de memoria. El término se introdujo para evitar la confusión con las filas internas de fichas y los bancos. Un módulo de memoria puede llevar más de un rango. El término lados también sería confuso porque sugiere incorrectamente la colocación física de chips en el módulo. Todos los rangos están conectados al mismo bus de memoria (dirección + datos)., La señal de selección de chip se utiliza para emitir comandos a un rango específico.
agregar módulos al bus de memoria único crea carga eléctrica adicional en sus controladores. Para mitigar la caída de la tasa de señalización del bus resultante y superar el cuello de botella de la memoria, los nuevos chipsets emplean la arquitectura multicanal.
Nota: JEDEC especifica todas las velocidades de datos de RAM en el medio o por encima de estas especificaciones enumeradas no están estandarizadas por JEDEC, a menudo son simplemente optimizaciones del fabricante utilizando chips de tolerancia más estricta o sobre voltios., Los tamaños de paquete en los que se fabrica DDR SDRAM también están estandarizados por JEDEC.
no hay diferencia arquitectónica entre los módulos DDR SDRAM. Los módulos están diseñados para funcionar a diferentes frecuencias de reloj: por ejemplo, un Módulo PC-1600 está diseñado para funcionar a 100 MHz, y un PC-2100 está diseñado para funcionar a 133 MHz. La velocidad de reloj de un módulo designa la velocidad de datos a la que se garantiza que funcionará, por lo tanto, se garantiza que se ejecutará a velocidades de reloj más bajas (underclocking) y posiblemente puede ejecutarse a velocidades de reloj más altas (overclocking) que aquellas para las que se hizo.,
los módulos DDR SDRAM para computadoras de escritorio, módulos de memoria en línea duales (DIMM), tienen 184 pines (a diferencia de 168 pines en SDRAM, o 240 pines en DDR2 SDRAM), y se pueden diferenciar de los DIMM SDRAM por el número de muescas (DDR SDRAM tiene uno, SDRAM tiene dos). DDR SDRAM para computadoras portátiles, SO-DIMM, tienen 200 pines, que es el mismo número de pines que DDR2 SO-DIMM. Estas dos especificaciones están marcadas de manera muy similar y se debe tener cuidado durante la inserción si no está seguro de una coincidencia correcta. La mayoría de la DDR SDRAM funciona a un voltaje de 2,5 V, en comparación con 3,3 V para la SDRAM., Esto puede reducir significativamente el consumo de energía. Los Chips y módulos con la norma DDR-400 / PC-3200 tienen una tensión nominal de 2,6 V.
La Norma JEDEC No. 21-C define tres posibles tensiones de funcionamiento para DDR de 184 pines, identificadas por la posición de la muesca clave en relación con su línea central. La página 4.5.10-7 define 2.5 V (izquierda), 1.8 V (centro), TBD (derecha), mientras que la página 4.20.5–40 nomina 3.3 V para la posición de muesca derecha. La orientación del módulo para determinar la posición de la muesca clave es con 52 posiciones de contacto a la izquierda y 40 posiciones de contacto a la derecha.,
El aumento del voltaje de funcionamiento puede aumentar ligeramente la velocidad máxima, a costa de una mayor disipación de potencia y calentamiento, y con riesgo de mal funcionamiento o daños.
capacidad Número de dispositivos DRAM el número de chips es un múltiplo de 8 para módulos no ECC y un múltiplo de 9 para módulos ECC. Los Chips pueden ocupar un lado (de un solo lado) o ambos lados (de doble cara) del módulo. El número máximo de chips por módulo DDR es 36 (9×4) para ECC y 32 (8×4) para no ECC. Los módulos ECC frente a los que no son ECC que tienen código de corrección de errores se etiquetan como ECC., Los módulos sin código de corrección de errores están etiquetados como no ECC. Tiempos de latencia CAS (CL), tiempo de ciclo del reloj (tCK), tiempo de ciclo de la fila (tRC), tiempo de ciclo de la fila de actualización (tRFC), tiempo activo de la fila (tRAS). Buffering registrado (o buffered) vs unbuffered. Embalaje típicamente DIMM o SO-DIMM. Consumo de energía una prueba con DDR y DDR2 RAM en 2005 encontró que el consumo de energía promedio parecía ser del orden de 1-3 W por módulo de 512 MB; esto aumenta con la velocidad de reloj y cuando está en uso en lugar de ralentí. Un fabricante ha producido calculadoras para estimar la potencia utilizada por varios tipos de RAM.,
Las características del módulo y del chip están intrínsecamente vinculadas.
la capacidad total del módulo es un producto de la capacidad de un chip y el número de chips. Los módulos ECC lo multiplican por 8/9 porque usan 1 bit por byte (8 bits) para la corrección de errores. Por lo tanto, un módulo de cualquier tamaño particular puede ensamblarse a partir de 32 chips pequeños (36 para memoria ECC), o 16(18) u 8(9) más grandes.
el ancho del bus de memoria DDR por canal es de 64 bits (72 para la memoria ECC). El ancho total de bits del módulo es un producto de bits por chip y número de chips. También es igual al número de filas (filas) multiplicado por el ancho del bus de memoria DDR., En consecuencia, un módulo con un mayor número de chips o utilizando chips ×8 en lugar de ×4 tendrá más rangos.,hay DDR SDRAM módulo con ECC
Este ejemplo compara diferentes del mundo real del servidor de módulos de memoria con un tamaño común de 1 GB., Definitivamente, uno debe tener cuidado al comprar módulos de memoria de 1 GB, porque todas estas variaciones se pueden vender bajo una posición de precio sin indicar si son ×4 o ×8, de clasificación única o doble.
existe la creencia común de que el número de rangos de Módulos es igual al número de lados. Como muestran los datos anteriores, esto no es cierto. También se pueden encontrar módulos de 2 lados / 1 rango. Uno puede incluso pensar en un módulo de memoria 1-side / 2-rank con 16 (18) chips en un solo lado ×8 cada uno, pero es poco probable que un módulo de este tipo se haya producido alguna vez.,
Chip characteristicsEdit
El morir de un Samsung DDR-SDRAM 64MBit paquete
DRAM densidad de Tamaño de la viruta se mide en megabits. La mayoría de las placas base solo reconocen módulos de 1 GB si contienen chips de 64m×8 (baja densidad). Si se utilizan módulos de 128m×4 (alta densidad) de 1 GB, lo más probable es que no funcionen. El estándar JEDEC permite 128M×4 solo para módulos registrados diseñados específicamente para servidores, pero algunos fabricantes genéricos no cumplen., Organización la notación como 64m×4 significa que la matriz de memoria tiene 64 millones (el producto de bancos x filas x columnas) ubicaciones de almacenamiento de 4 bits. Hay chips DDR ×4, ×8 y ×16. Los chips ×4 permiten el uso de funciones avanzadas de corrección de errores como Chipkill, borrado de memoria e Intel SDDC en entornos de servidor, mientras que los chips ×8 y ×16 son algo menos costosos. los chips x8 se utilizan principalmente en computadoras de escritorio / portátiles, pero están entrando en el mercado de servidores. Normalmente hay 4 bancos y solo una fila puede estar activa en cada banco.,
especificación de SDRAM de doble velocidad de datos (DDR) edit
de la boleta JCB-99-70, y modificada por numerosas otras boletas de la Junta, formuladas bajo el conocimiento del Comité JC-42.3 sobre Parametrías DRAM.
Standard no. 79 Revision Log:
- Release 1, June 2000
- Release 2, May 2002
- Release C, March 2003 – JEDEC Standard no.79C.
«Este estándar completo define todos los aspectos requeridos de 64MB a 1GB DDR SDRAMs con interfaces de datos X4/X8/X16, incluyendo características, funcionalidad, CA y CC parametrías, paquetes y asignaciones de pin., Este alcance se ampliará posteriormente para aplicar formalmente a los dispositivos x32, y también a los dispositivos de mayor densidad.»
OrganizationEdit
PC3200 es DDR SDRAM diseñado para operar a 200 MHz utilizando chips DDR-400 con un ancho de banda de 3,200 MB / s. debido a que la memoria PC3200 transfiere datos tanto en los bordes del reloj ascendente como descendente, su velocidad de reloj efectiva es de 400 MHz.
los módulos PC3200 no ECC de 1 GB se fabrican generalmente con 16 chips de 512 Mbit, 8 en cada lado (512 Mbits × 16 chips) / (8 bits (por byte)) = 1,024 MB., Los chips individuales que componen un módulo de memoria de 1 GB generalmente se organizan como 226 palabras de 8 bits, comúnmente expresadas como 64m×8. La memoria fabricada de esta manera es RAM de baja densidad y generalmente es compatible con cualquier placa base que especifique la memoria PC3200 DDR-400.