DDR SDRAM (Français)
4 slots DDR
Corsair DDR-400 mémoire avec la chaleur des écarteurs
Physique DDR mise en page
La comparaison des modules de mémoire pour portable/mobile Pc (SO-DIMM).,
ModulesEdit
pour augmenter la capacité mémoire et la bande passante, les puces sont combinées sur un module. Par exemple, le bus de données 64 bits pour DIMM nécessite huit puces 8 bits, adressées en parallèle. Plusieurs puces avec les lignes d’adresse communes sont appelées un rang de mémoire. Le terme a été introduit pour éviter toute confusion avec les lignes et les banques internes des puces. Un module de mémoire peut porter plus d’un rang. Le terme côtés serait également source de confusion car il suggère incorrectement le placement physique des puces sur le module. Tous les rangs sont connectés au même bus mémoire (adresse + données)., Le signal de sélection de puce est utilisé pour émettre des commandes à un rang spécifique.
L’ajout de modules au bus mémoire unique crée une charge électrique supplémentaire sur ses pilotes. Pour atténuer la baisse résultante de taux de signalisation de bus et surmonter le goulot d’étranglement de mémoire, de nouveaux chipsets emploient l’architecture multicanal.
Note: tous les ci-dessus énumérés sont spécifiés par JEDEC comme JESD79F. tous les débits de données RAM entre ou au — dessus de ces spécifications énumérées ne sont pas normalisés par JEDEC-souvent, il s’agit simplement d’optimisations du fabricant utilisant des puces à tolérance plus stricte ou surtension., Les formats d’emballage dans lesquels DDR SDRAM est fabriqué sont également standardisés par JEDEC.
Il n’y a pas de différence architecturale entre les modules DDR SDRAM. Les Modules sont plutôt conçus pour fonctionner à différentes fréquences d’horloge: par exemple, un PC-1600 module est conçu pour fonctionner à 100 MHz, et un PC-2100 est conçu pour fonctionner à 133 MHz. La vitesse d’horloge d’un module désigne le débit de données auquel il est garanti pour effectuer, par conséquent, il est garanti pour fonctionner à des taux d’horloge inférieurs (underclocking) et peut éventuellement fonctionner à des taux d’horloge plus élevés (overclocking) que ceux pour lesquels il a été fait.,
les modules SDRAM DDR pour ordinateurs de bureau, les modules de mémoire Double en ligne (DIMM), ont 184 broches (par opposition à 168 broches sur SDRAM, ou 240 broches sur SDRAM DDR2), et peuvent être différenciés des DIMM SDRAM par le nombre d’encoches (DDR SDRAM a un, SDRAM a deux). DDR SDRAM pour Ordinateurs portables, SO-DIMM, ont 200 broches, ce qui est le même nombre de broches que DDR2 SO-DIMM. Ces deux spécifications sont entaillées de manière très similaire et des précautions doivent être prises lors de l’insertion si vous n’êtes pas sûr d’une correspondance correcte. La plupart des SDRAM DDR fonctionnent à une tension de 2,5 V, contre 3,3 V pour le SDRAM., Cela peut réduire considérablement la consommation d’énergie. Les puces et modules avec la norme DDR-400/PC-3200 ont une tension nominale de 2,6 V.
la norme JEDEC No.21–C définit trois tensions de fonctionnement possibles pour la DDR à 184 broches, identifiées par la position de l’encoche clé par rapport à son axe central. La Page 4.5.10–7 définit 2,5 V (gauche), 1,8 V (centre), à déterminer (droite), tandis que la page 4.20.5-40 désigne 3,3 V pour la position de l’encoche droite. L’orientation du module pour déterminer la position d’encoche de clé est avec 52 positions de contact vers la gauche et 40 positions de contact vers la droite.,
augmenter légèrement la tension de fonctionnement peut augmenter la vitesse maximale, au prix d’une dissipation de puissance et d’un chauffage plus élevés, et au risque de dysfonctionnement ou de dommages.
Capacité Nombre de périphériques DRAM le nombre de puces est un multiple de 8 pour les modules non-ECC et un multiple de 9 pour les modules ECC. Les puces peuvent occuper un côté (simple face) ou les deux côtés (double face) du module. Le nombre maximal de puces par module DDR est de 36 (9×4) pour ECC et 32 (8×4) pour les non-ECC. Les Modules ECC vs non-ECC qui ont un code correcteur d’erreur sont étiquetés comme ECC., Les Modules sans code correcteur d’erreur sont étiquetés non-ECC. Timings latence CAS (CL), temps de cycle d’horloge (tCK), temps de cycle de ligne (tRC), temps de cycle de ligne d’actualisation (tRFC), temps actif de ligne (tRAS). Mise en mémoire tampon enregistrée (ou tamponnée) vs non tamponnée. Emballage typiquement DIMM ou SO-DIMM. Consommation d’énergie un test effectué en 2005 avec la RAM DDR et DDR2 a révélé que la consommation d’énergie moyenne semblait être de l’ordre de 1-3 W par module de 512 Mo; cette consommation augmente avec la fréquence d’horloge et lorsqu’elle est utilisée plutôt que de tourner au ralenti. Un fabricant a produit des calculatrices pour estimer la puissance utilisée par différents types de RAM.,
Les caractéristiques du Module et de la puce sont intrinsèquement liées.
la capacité totale du module est le produit de la capacité d’une puce et du nombre de puces. Les modules ECC le multiplient par 8/9 car ils utilisent 1 bit par octet (8 bits) pour la correction d’erreur. Un module de n’importe quelle taille particulière peut donc être assemblé soit à partir de 32 petites puces (36 pour la mémoire ECC), soit 16(18) ou 8(9) plus grandes.
la largeur du bus mémoire DDR par canal est de 64 bits (72 pour la mémoire ECC). La largeur totale de bit de module est un produit des bits par puce et du nombre de puces. Il est également égal au nombre de rangs (lignes) multiplié par la largeur du bus mémoire DDR., Par conséquent, un module avec un plus grand nombre de puces ou utilisant des puces ×8 au lieu de ×4 aura plus de rangs.,pris DDR SDRAM module avec ECC
Cet exemple compare différentes du monde réel serveur de modules de mémoire avec une commune de la taille de 1 GO., Il faut absolument faire attention à l’achat de modules de mémoire 1 Go, car toutes ces variations peuvent être vendues sous une seule position de prix sans indiquer si elles sont ×4 ou ×8, simple ou double classement.
Il y a une croyance commune que le nombre de rangs de module est égal au nombre de côtés. Comme les données ci-dessus, ce n’est pas vrai. On peut également trouver des modules à 2 côtés/1 rang. On peut même penser à un module de mémoire 1-side/2-rank ayant 16 (18) puces sur un seul côté ×8 chacun, mais il est peu probable qu’un tel module ait jamais été produit.,
Chip characteristicsEdit
la matrice D’un paquet Samsung DDR-SDRAM 64MBit
la densité DRAM de la puce est mesurée en mégabits. La plupart des cartes mères ne reconnaissent que les modules 1 Go si elles contiennent des puces 64m×8 (faible densité). Si des modules 128M×4 (Haute Densité) 1 Go sont utilisés, ils ne fonctionneront probablement pas. La norme JEDEC autorise 128M×4 uniquement pour les modules enregistrés conçus spécifiquement pour les serveurs, mais certains fabricants génériques ne s’y conforment pas., Organisation la notation comme 64m×4 signifie que la matrice de mémoire a 64 millions (le produit des banques x lignes x colonnes) emplacements de stockage 4 bits. Il existe des puces ddr ×4, ×8 et ×16. Les puces ×4 permettent l’utilisation de fonctionnalités avancées de correction d’erreur telles que Chipkill, scrubbing de mémoire et Intel SDDC dans les environnements de serveur, tandis que les puces ×8 et ×16 sont un peu moins chères. les puces x8 sont principalement utilisées dans les ordinateurs de bureau / Ordinateurs portables, mais font leur entrée sur le marché des serveurs. Il y a normalement 4 banques et une seule ligne peut être active dans chaque banque.,
Double data rate (DDR) SDRAM specificationEdit
du Bulletin de vote JCB-99-70, et modifié par de nombreux autres bulletins de vote, formulés sous la connaissance du Comité JC-42.3 sur les paramètres DRAM.
Journal de révision de la norme No 79:
- Version 1, juin 2000
- version 2, mai 2002
- Version C, mars 2003 – norme JEDEC no 79C.
« Cette norme complète définit tous les aspects requis des SDRAM DDR de 64 Mo à 1 Go avec interfaces de données X4/X8/X16, y compris les DC parametrics, packages et affectations de broches., Cette portée sera par la suite étendue pour s’appliquer officiellement aux périphériques x32 et aux périphériques de densité plus élevée. »
OrganizationEdit
Le PC3200 est un SDRAM DDR conçu pour fonctionner à 200 MHz à l’aide de puces DDR-400 avec une bande passante de 3 200 Mo / s. Comme la mémoire PC3200 transfère des données sur les bords d’horloge montante et descendante, sa fréquence d’horloge effective est de 400 MHz.
1 GB PC3200 non-ECC modules sont généralement fabriqués avec 16 512 Mbit puces, 8 de chaque côté (512 Mbits × 16 puces) / (8 bits (par octet)) = 1,024 MB., Les puces individuelles constituant un module de mémoire de 1 Go sont généralement organisées en 226 mots 8 bits, généralement exprimés en 64m×8. La mémoire fabriquée de cette manière est une RAM à faible densité et est généralement compatible avec n’importe quelle carte mère spécifiant la mémoire PC3200 DDR-400.