DDR SDRAM (日本語)
4DDRスロット
ヒートスプレッダ付きcorsair ddr-400メモリ
物理ddrレイアウト
ポータブル/モバイルpc（so-dimm）用のメモリモジュールの比較。,
ModulesEdit
メモリ容量と帯域幅を増やすために、チップはモジュール上に組み合わされます。 たとえば、DIMM用の64ビットデータバスには、並列にアドレス指定された8ビットチップが必要です。 共通のアドレス行を持つ複数のチップをメモリランクと呼びます。 この用語は、チップ内部の行と銀行との混同を避けるために導入されました。 メモリモジュ それは間違ってモジュール上のチップの物理的な配置を示唆しているので、用語の側面はまた混乱するだろう。 すべてのランクは同じメモリバス（アドレス+データ）に接続されます。, 破片の選り抜き信号が特定のランクに命令を出すのに使用されている。
単一のメモリバスにモジュールを追加すると、そのドライバに追加の電気的負荷が発生します。 の軽減によるバスシグナル伝達率を落と克服のメモリのボトルネック、チップセットのマルチチャンネルです。
注:上記のすべてはJEDECによってJESD79Fとして指定されています。これらのリストされた仕様の間またはそれ以上のすべてのRAMデータレートはJEDECによって規, DDR SDRAMが製造されるパッケージサイズもJEDECによって標準化されています。
DDR SDRAMモジュール間にアーキテクチャの違いはありません。 たとえば、PC-1600モジュールは100MHzで動作するように設計されており、PC-2100は133MHzで動作するように設計されています。 モジュールのクロック速度は、それが実行することが保証されているデータレートを指定するので、それは低い（アンダークロック）で実行することが保証され、おそらくそれが作られたものよりも高い（オーバークロック）クロックレートで実行できる。,
デスクトップコンピュータ用のDDR SDRAMモジュール、デュアルインラインメモリモジュール（Dimm）は、184ピン（SDRAM上の168ピン、DDR2SDRAM上の240ピン）を持ち、SDRAM Dimmとノッチ数で区別できます（DDR SDRAMには一つ、SDRAMには二つ）。 ノートブックコンピュータ用のDDR SDRAM、SO-Dimmには200ピンがあり、これはDDR2SO-Dimmと同じピン数です。 これら二つの仕様は非常に同様にノッチされており、正しい一致がわからない場合は挿入時に注意する必要があります。 ほとんどのDDR SDRAMは2.5vの電圧で動作しますが、SDRAMの場合は3.3vと比較して動作します。, これにより、消費電力を大幅に削減できます。 DDR-400/PC-3200規格のチップおよびモジュールの公称電圧は2.6vです。
JEDEC規格No.21–Cは、184ピンDDRに対する三つの可能な動作電圧を定義しています。 4.5.10-7ページでは、2.5V(左)、1.8V(中央)、TBD(右)を定義し、4.20.5–40ページでは、右のノッチ位置に3.3Vを指定しています。 キーノッチ位置を決定するためのモジュールの向きは、左に52の接触位置および右に40の接触位置を有する。,
動作電圧をわずかに増加させると、より高い電力損失および加熱を犠牲にして、誤動作または損傷の危険があり、最高速度を増加させることが
Dramデバイスの容量数チップの数は、非ECCモジュールの場合は8の倍数、ECCモジュールの場合は9の倍数です。 チップは、モジュールの片側（片面）または両側（両面）を占有することができます。 DDRモジュールごとの破片の最大数はECCのための36（9×4）および非ECCのための32（8×4）である。 ECCとecc以外のモジュールでは、エラー訂正コードが付いているモジュールはECCと表示されます。, 誤り訂正コードのないモジュールはnon-ECCと表示されます。 CASレイテンシ(CL)、クロックサイクルタイム(tCK)、行サイクルタイム(tRC)、リフレッシュ行サイクルタイム(tRFC)、行アクティブタイム(tRAS)。 バッファリングが登録されたバッファード)vs unbuffered. パッケージングは通常DIMMまたはSO-DIMMです。 消費電力DDRとDDR2RAMを使用した2005年のテストでは、平均消費電力は1-3MBモジュールあたり512Wのオーダーであることがわかりました。 メーカーは、様々なタイプのRAMで使用される電力を推定するための電卓を製造しています。,
モジュールとチップの特性は本質的にリンクされています。
総モジュール容量は、一つのチップの容量とチップの数の積です。 ECCモジュールは誤り訂正のためにバイトあたり1ビット（8ビット）を使用するため、それを8倍します。 従ってあらゆる特定のサイズのモジュールは32の小さい破片（ECCの記憶のための36）から、または16（18）または8（9）より大きい物組み立てることができる。
DDRメモリチャネルあたりのバス幅は64ビット(ECCメモリの場合は72)です。 総モジュールビット幅は、チップあたりのビット数とチップ数の積です。 また、ランク(行)の数にDDRメモリバス幅を掛けたものにも等しくなります。, その結果、モジュールにより多くのチップを利用×8チップの代わりに×4本●パッケージサイズ/重さあります。,tered DDR SDRAMモジュールecc付き
この例では、一般的なサイズが1gbの異なる実世界のサーバーメモリモジュールを比較します。, 1GBのメモリモジュールを購入することは間違いなく注意する必要があります,これらのすべてのバリエーションは、彼らが×4または×8であるかどう
モジュールランクの数は辺の数に等しいという共通の信念があります。 上記のデータが示すよ また、2辺/1ランク加群を見つけることもできる。 1サイド/2ランクのメモリモジュールは、片面に16(18)チップ×8それぞれを持つと考えることもできますが、そのようなモジュールがこれまでに生産されたことはありません。,
Chip characteristicsEdit
Samsung DDR-SDRAM64MBitパッケージのダイ
DRAM密度チップのサイズはメガビットで測定されます。 ほとんどのマザーボードは、1GBモジュールが64M×8チップ（低密度）を含む場合にのみ認識します。 128M×4（高密度）1GBモジュールを使用すると、動作しない可能性が最も高くなります。 JEDEC規格では、サーバー専用に設計された登録モジュールに対してのみ128M×4を許可していますが、一部の一般的な製造業者は準拠していません。, 64m×4のような表記は、メモリ行列が64万個（バンクx行x列の積）の4ビットの記憶場所を持つことを意味する。 ×4、×8、および×16DDRチップがあります。 ×4チップは、Chipkill、メモリスクラブ、Intel SDDCなどの高度なエラー修正機能をサーバー環境で使用できますが、×8および×16チップはやや安価です。 x8チップを主に利用されているデスクトップ/ノートにも参入、サーバます。 通常は4つのバンクがあり、各バンクでアクティブにすることができます。,
二重データ転送速度(DDR)SDRAM specificationEdit
投票用紙JCB-99-70から、およびDramのParametricsの委員会JC-42.3の認識の下で作り出される多数の他の板投票によって変更される。
Standard No.79Revision Log:
- Release1,June2000
- Release2,May2002
- Release C,March2003-JEDEC Standard No.79C.
“この包括的な標準は、64Mbから1GbまでのDDR Sdramに必要なすべての側面を定義し、x4/X8/X16データインタフェースを備えています。, このスコープは、その後、x32デバイス、および高密度デバイスにも正式に適用されるように拡張されます。”
OrganizationEdit
PC3200はDDR SDRAMであり、DDR-400チップを使用して200MHzで動作するように設計されており、帯域幅は3,200MB/sである。PC3200メモリは立ち上がりと立ち下がりの両方のクロックエッジでデータを転送するため、有効クロックレートは400MHzである。
1GB PC3200非ECCモジュールは、通常、16 512Mbitチップ、各側8（512Mbits×16チップ）/（8ビット（バイトあたり））=1,024MBで作られています。, 1GBのメモリモジュールを構成する個々のチップは、通常、226の8ビットワードとして構成され、一般的には64M×8として表されます。 このようにして製造されたメモリは低密度RAMであり、通常はPC3200DDR-400メモリを指定する任意のマザーボードと互換性があります。