DDR SDRAM (한국어)

0 Comments

4DDR 슬롯

Corsair DDR-400 메모리 열 살포기

물리적 DDR 레이아웃

교의 메모리 모듈을 위한 휴대용 모바일/컴퓨터(SO-DIMM).,

ModulesEdit

메모리 용량을 증가시키기 및 대역폭,칩을 결합에 모듈이 있다. 예를 들어 DIMM 용 64 비트 데이터 버스에는 병렬로 해결 된 8 개의 8 비트 칩이 필요합니다. 공통 주소 라인을 가진 여러 칩을 메모리 순위라고합니다. 이 용어는 칩 내부 행과 은행과의 혼동을 피하기 위해 도입되었습니다. 메모리 모듈은 하나 이상의 순위를 가질 수 있습니다. 측면이라는 용어는 모듈에 칩의 물리적 배치를 잘못 제안하기 때문에 혼란 스러울 것입니다. 모든 순위는 동일한 메모리 버스(주소+데이터)에 연결됩니다., 칩 선택 신호는 특정 순위에 명령을 발행하는 데 사용됩니다.

단일 메모리 버스에 모듈을 추가하면 해당 드라이버에 추가적인 전기 부하가 발생합니다. 을 완화하는 결과 버스 신호 평가 드롭을 극복하고 메모리의 병목 현상,새로운 칩셋을 사용한 multi-채널 포함됩니다.

참고:모든 위 목록에 지정된 JEDEC 로 JESD79F. 모든 램에서는 데이터 요금이-사이거나 위에 나열된 이러한 사양은 표준화되지 않으로 JEDEC—자주 그들은 단순히 제조업체는 최적화를 사용하여 엄격한 허용하거나 overvolted 칩입니다., DDR SDRAM 이 제조되는 패키지 크기도 JEDEC 에 의해 표준화됩니다.

DDR SDRAM 모듈 간에는 아키텍처 차이가 없습니다. 모듈은 대신 다른 클럭 주파수에서 실행되도록 설계되었습니다. 모듈”s 계 속도를 지정 데이터 속도는 그것을 보장을 수행하는,따라서 그것은 실행을 보장 낮은(underclocking)및 수 있는 가능성이 높은(oc)시계보다는 사람들을 위해 할 수 있습니다.,

DDR SDRAM 모듈 데스크톱 컴퓨터,듀얼 인라인 메모리 모듈(DIMMs),가 184 핀(반대로 168 핀 SDRAM,또는 240 핀 DDR2SDRAM),그리고 차별화 할 수 있습에서 SDRAM Dimm 의 수에 의하여 노치(DDR SDRAM 는 한,SDRAM 두). 노트북 컴퓨터 용 DDR SDRAM,SO-Dimm 은 DDR2SO-Dimm 과 동일한 핀 수 인 200 핀을 가지고 있습니다. 이 두 사양은 매우 유사하게 노치되어 있으며 올바른 일치가 확실하지 않은 경우 삽입하는 동안주의를 기울여야합니다. 대부분의 DDR SDRAM 은 SDRAM 의 경우 3.3V 에 비해 2.5V 의 전압에서 작동합니다., 이를 통해 전력 소비를 크게 줄일 수 있습니다. 칩과 모듈 DDR-400/PC3200 표준의 명목상 전압 2.6V

JEDEC 표준 No.21–C 을 정의 세 가능한 운영을 위한 전압 184 핀 DDR,로 식별되는 열쇠 수준의 위치에 상대적으로 중심선. 4.5.10-7 페이지는 2.5V(왼쪽),1.8V(가운데),TBD(오른쪽)를 정의하고 4.20.5–40 페이지는 오른쪽 노치 위치에 3.3V 를 지정합니다. 키 노치 위치를 결정하기위한 모듈의 방향은 왼쪽에 52 개의 접촉 위치와 오른쪽에 40 개의 접촉 위치입니다.,

증가하고 운영 전압이 약간 증가할 수 있는 최대 속도의 비용으로 더 높은 전력 손실 및 난방,위험의 오작동이나 손상을 초래할 수 있습니다.

Dram 장치의 용량 수 칩의 수는 비 ECC 모듈의 경우 8 의 배수이고 ECC 모듈의 경우 9 의 배수입니다. 칩은 모듈의 한쪽(단면)또는 양쪽(양면)을 차지할 수 있습니다. DDR 모듈 당 최대 칩 수는 ECC 의 경우 36(9×4)이고 비 ECC 의 경우 32(8×4)입니다. 오류 수정 코드가 ECC 대 비 ECC 모듈은 ECC 로 표시됩니다., 오류 수정 코드가없는 모듈은 ECC 가 아닌 레이블이 지정됩니다. 타이밍 CAS 대기 시간(CL),클럭 사이클 시간(tCK),행 사이클 시간(tRC),새로 고침 행 사이클 시간(tRFC),행 활성 시간(tRAS). 버퍼링 등록(또는 버퍼링)대 버퍼링되지 않았습니다. 포장 일반적으로 DIMM 또는 SO-DIMM. 소비 전력 테스트 DDR 및 DDR2RAM2005 년에는 평균 전력 소비 등의 순서 1-3W 당 512MB 모듈이 증가 시계와 평가 및할 때에 사용하기보다는 공회전. 제조업체는 다양한 유형의 램에서 사용되는 전력을 추정하기 위해 계산기를 제작했습니다.,

모듈과 칩 특성은 본질적으로 연결되어 있습니다.

총 모듈 용량은 하나의 칩”의 용량과 칩의 수의 제품입니다. ECC 모듈은 오류 수정을 위해 바이트 당 1 비트(8 비트)를 사용하기 때문에 8/9 로 곱합니다. 따라서 특정 크기의 모듈은 32 개의 작은 칩(ECC 메모리의 경우 36 개)또는 16 개(18 개)또는 8 개(9 개)더 큰 칩으로 조립할 수 있습니다.

채널당 DDR 메모리 버스 폭은 64 비트(ECC 메모리의 경우 72)입니다. 총 모듈 비트 폭은 칩 당 비트 수와 칩 수의 곱입니다. 또한 DDR 메모리 버스 폭을 곱한 순위(행)수와 같습니다., 결과적으로 더 많은 수의 칩을 사용하거나×4 대신×8 칩을 사용하는 모듈은 더 많은 순위를 갖게됩니다.,는 DDR SDRAM 모듈 ECC 모듈 크기(GB) 수 칩 칩 크기(Mbit) 칩 조직 숫자의 순위 1 36 256 64M×4 2 1 18 512 64M×8 2 1 18 512 128M×4 1

이 예에서 비교가 다른 실제 서버에 메모리 모듈을 일반적인 크기의 1GB., 하나 확실히 주의해야를 구입하는 1GB 메모리 모듈이기 때문에,이러한 모든 변형을 판매할 수 있습 중 하나에서 가격 위치를 하지 않고 있는지 여부×4×8,싱글 또는 듀얼-위를 차지했다.

모듈 순위 수는 측면 수와 같다는 일반적인 믿음이 있습니다. 위의 데이터에서 알 수 있듯이 이것은 사실이 아닙니다. 2 면/1 순위 모듈을 찾을 수도 있습니다. 하나는 심지어 1 측 생각할 수/2 순위 메모리 모듈 갖는 16(18)단일 측×8 각 칩,그러나 그것은”같은 모듈이 이제까지 생산 된 것 같지는 않다.,

칩 characteristicsEdit

의 다 삼성 DDR-SDRAM64MBit 패키지

DRAM 밀도 크기의 칩에서 측정된 메가. 대부분의 마더 보드는 64M×8 칩(저밀도)이 포함 된 경우 1GB 모듈 만 인식합니다. 128M×4(고밀도)1gb 모듈을 사용하는 경우 작동하지 않을 가능성이 큽니다. JEDEC 표준은 서버 용으로 특별히 설계된 등록 된 모듈에 대해서만 128M×4 를 허용하지만 일부 일반 제조업체는 준수하지 않습니다., 조직 64M×4 와 같은 표기법은 메모리 매트릭스가 64 백만(은행 x 행 x 열의 제품)4 비트 저장 위치를 가지고 있음을 의미합니다. ×4,×8 및×16DDR 칩이 있습니다. ×4 칩은 서버 환경에서 Chipkill,메모리 스크러빙 및 Intel SDDC 와 같은 고급 오류 수정 기능을 사용할 수 있지만×8 및×16 칩은 다소 비쌉니다. x8 칩은 주로 데스크탑/노트북에 사용되지만 서버 시장에 진출하고 있습니다. 일반적으로 4 개의 은행이 있으며 각 은행에서 하나의 행만 활성화 될 수 있습니다.,

DDR(Double data rate)SDRAM specificationEdit

에서 투표 JCB-99-70,수정에 의해 수많은 다른 보드 투표하고,제조에서의 인식을위원회 JC-42.3 에 DRAM Parametrics.

표준 No.79 개정 로그:

  • Release1,June2000
  • 릴리스 2,2002 년
  • 릴리스 C,2003 년–JEDEC 표준 No.79C.

“이 포괄적인 기준을 정의하는 모든 필요한 측면의 64Mb 을 통해 1Gb DDR SDRAMs X4/X8/X16 데이터 인터페이스 포함,특성,기능,ac 및 dc parametrics,패키지 및 핀 할당이 있습니다., 이 범위는 이후 x32 장치 및 고밀도 장치에도 공식적으로 적용되도록 확장 될 것입니다.”

OrganizationEdit

PC3200 는 DDR SDRAM 서 작동하도록 설계되어 200MHz 를 사용하여 DDR-400 칩으로의 대역폭 3,200MB/s. 기 때문에 PC3200 메모리에 데이터를 전송 모두에서 상승 및 하강 시계의 가장자리에,그것의 효과적인 시계율은 400MHz.

1GB PC3200 비 ECC 모듈은 일반적으로 16 512Mbit 칩,각면에 8 개(512Mbits×16 칩)/(8 비트(바이트 당))=1,024MB 로 만들어집니다., 1GB 메모리 모듈을 구성하는 개별 칩은 일반적으로 226 8 비트 워드로 구성되며 일반적으로 64M×8 로 표현됩니다. 이러한 방식으로 제조 된 메모리는 저밀도 RAM 이며 일반적으로 PC3200DDR-400 메모리를 지정하는 모든 마더 보드와 호환됩니다.


답글 남기기

이메일 주소를 발행하지 않을 것입니다. 필수 항목은 *(으)로 표시합니다